晶振匹配电容的计算应该是工程师很熟悉的一个内容了,小编也进行了一下研究,在此分享一下,如果有觉得不对的地方还请批评指正。
大多数电子工程师都见过单片机中如下图所示的形式,一般单片机都会有这样的电路。晶振的两个引脚与芯片(如单片机)内部的反相器相连接,再结合外部的匹配电容cl1、cl2、r1、r2,组成一个皮尔斯振荡器(pierce oscillator)。
上图中,u1为增益很大的反相放大器,cl1、cl2为匹配电容,是电容三点式电路的分压电容,接地点就是分压点。以接地点即分压点为参考点,输入和输出是反相的,但从并联谐振回路即石英晶体两端来看,形成一个正反馈以保证电路持续振荡,它们会稍微影响振荡频率,主要用与微调频率和波形,并影响幅度。 x1是晶体,相当于三点式里面的电感。
r1是反馈电阻(一般≥1mω),它使反相器在振荡初始时处于线性工作区,r2与匹配电容组成网络,提供180度相移,同时起到限制振荡幅度,防止反向器输出对晶振过驱动将其损坏。
这里涉及到晶振的一个非常重要的参数,即负载电容cl(load capacitance),它是电路中跨接晶体两端的总的有效电容(不是晶振外接的匹配电容),主要影响负载谐振频率和等效负载谐振电阻,与晶体一起决定振荡器电路的工作频率,通过调整负载电容,就可以将振荡器的工作频率微调到标称值。
负载电容的公式如下所示:
其中,cs为晶体两个管脚间的寄生电容(shunt capacitance)
cd表示晶体振荡电路输出管脚到地的总电容,包括pcb走线电容cpcb、芯片管脚寄生电容co、外加匹配电容cl2,即cd=cpcb+co+cl2。
cg表示晶体振荡电路输入管脚到地的总电容,包括pcb走线电容cpcb、芯片管脚寄生电容ci、外加匹配电容cl1,即cg=cpcb+ci+cl1。
一般cs为1pf左右,ci与co一般为几个皮法,具体可参考芯片或晶振的数据手册。
(这里假设cs=0.8pf,ci=co=5pf,cpcb=4pf)。
比如规格书上的负载电容值为18pf,带入公式可得cd=cg=34.4pf,计算出来的匹配电容值cl1=cl2=25pf。
是不是觉得晶振的匹配电容计算起来不难呢?需要注意的是,如果实际的负载电容配置不当,第一会引起线路参考频率的误差.另外如在发射接收电路上会使晶振的振荡幅度下降(不在峰点),影响混频信号的信号强度与信噪. ,当波形出现削峰,畸变时,可增加负载电阻调整(几十k到几百k).要稳定波形是并联一个1m左右的反馈电阻。